首先作者应用的Cell浮点性能有问题，IBM的数据也只是201GFlops，而不是作者说的2560GFlops。而且多浮点单元标称的FLops只是峰值，意义不大。IO无法提供如此之多的数据给核心运算。DSP芯片除了峰值以外一般都还有一个持续GFLops的值，这个才是最终有效的速度。
Cell的性能也算不上什么，3.2G的时钟才做到201GFlops，这样算CSX600工作在250M频率，却能做到25GFlops。

同样是受半导体工艺限制，RISC的时钟提高也有限了，单时钟周期尽可能完成多的任务就显得更加重要。

随着核心频率提高，外部总线性能的瓶颈越来越大，对性能Cache的重要程度越来越高。现代CPU1/3到2/3的核心面积都是Cache，而Cache的功耗几乎是恒定的。

所以RISC用来打败CISC的优势正在丧失，现在两者基本平起平坐。将来好难讲谁更厉害。

下班咯，先说到这。